Навчальний стенд для вивчення програмування логічних інтегральних схем


Запропоновано розробку навчального стенду для студентів спеціальностей «радіотехніка» та «телекомунікації», яку можна застосовувати у вигляді демонстраційно-відлагоджувальної при програмуванні та вивченні роботи ПЛІС сімейства Cyclone Altera.

Це також забезпечить поглиблення знань та навичок при вивченні мов опису апаратури моделювання електронних систем – Verilog HDL, VHDL. Такий навчальний стенд можна рекомендувати студентам вищих навчальних закладів, що вивчають курс «цифрові пристрої та мікропроцесори».

Основою запропонованої розробки є програмована логічна інтегральна схема (ПЛІС) EP1C6Q240C8 сімейства Altera Cyclone. Внутрішня структура даної ПЛІС містить майже 6000 логічних елементів, з яких можна реалізувати цифрові функціональні блоки внаслідок програмної конфігурації. Дозволяється застосування зовнішньої оперативної пам’яті (DDR SDRAM, SDR SDRAM, FCRAM) з робочою частотою 133 МГц.

Введення-виведення цифрових даних забезпечують 185 портів з довільною конфігурацією. Особливістю застосованої ПЛІС є наявність у ній двох функціонально незалежних модулів ФАПЧ, які можна конфігурувати програмно. Модуль містить ПЛІС, конфігураційний пристрій, 64 МБ оперативної пам’яті типу DDR SDRAM 133 МГц, порти вводу-виводу та засоби налагодження програмного забезпечення. Для формування сигналів тактування внутрішньої логіки ПЛІС на платі розміщений кварцовий генератор на частоту 50 МГц. Імпульсний стабілізатор формує напруги 1,5 В та 3,3 В для живлення ядра ПЛІС та периферії відповідно.

Програмування здійснюється в режимах JTAG і Active Serial.

Основні технічні характеристики:

Логічних елементів 5980
Вбудована пам’ять 11,52 кБ
Зовнішня ОЗП 64 МБ
Конфігураційна ПЗП 1 МБ
Кількість вбудованих ФАПЧ 2
Кількість портів доступних користувачеві 100
Тактова частота 50 МГц
Напруга живлення 5?30 В